- Kaj je števec?
- Kaj je asinhrono?
- Asinhroni števec
- Asinhroni okrnjeni števec in števec desetletja
- Časovni diagram asinhronega števca desetletja in njegova tabela resnic
- Ustvarjanje asinhronega števca, primera in uporabnosti
- Frekvenčni delilniki
- Prednosti in slabosti asinhronega števca
Kaj je števec?
Števec je naprava, ki lahko šteje kateri koli določen dogodek na podlagi tega, kolikokrat je prišlo do določenega dogodka. V digitalnem logičnem sistemu ali računalnikih lahko ta števec šteje in shranjuje, kolikokrat se je zgodil kateri koli dogodek ali postopek, odvisno od signala ure. Najpogostejši tip števca je zaporedno digitalno logično vezje z enojnim vhodom in več izhodi. Izhodi predstavljajo binarna ali binarno kodirana decimalna števila. Vsak impulz ure ali poveča število ali zmanjša število.
Kaj je asinhrono?
Asinhrono pomeni pomanjkanje sinhronizacije. Nekaj, kar ne obstaja ali se istočasno dogaja. V računalniškem ali telekomunikacijskem toku Asinhroni pomeni nadzor nad časom delovanja tako, da pošlje impulz šele, ko je predhodna operacija končana, namesto da bi ga pošiljal v rednih intervalih.
Asinhroni števec
Zdaj smo razumeli, kaj je nasprotje in kaj pomeni beseda asinhrono . Asinhroni števec lahko šteje z uporabo asinhronega vnosa ure. Števce lahko enostavno naredite z natikači. Ker je štetje odvisno od urnega signala, so v primeru asinhronega števca na voljo spreminjajoči se bitni bitji kot urni signal za nadaljnje flip-flope. Ti natikači so serijsko povezani skupaj, urni impulz pa se vali skozi števec. Zaradi impulzov valov se pogosto imenuje števec valov. Asinhroni števec lahko šteje 2 n - 1 možna stanja štetja.
Asinhroni okrnjeni števec in števec desetletja
Ker obstaja največje izhodno število za asinhrone števce, kot je MOD-16 z ločljivostjo 4-bitov, obstajajo tudi možnosti uporabe osnovnega asinhronega števca v konfiguraciji, da bo stanje štetja manjše od njihovega največjega izhodnega števila. Števci Modulo ali MOD spadajo med te vrste števcev. Konfiguracija, narejena tako, da se števec ponastavi na nič pri vnaprej konfigurirani vrednosti in ima okrnjena zaporedja.
Torej, če števec z določenim številom ločljivosti (n-bitna ločljivost) šteje do, se pokliče kot števec celotnega zaporedja, po drugi strani pa se, če šteje manj kot največje število, pokliče kot okrnjen števec.
Da bi izkoristili prednost asinhronih vhodov v flipflopu, lahko asinhroni okrnjeni števec uporabljamo s kombinacijsko logiko.
Asinhroni števec Modulo 16 je mogoče spremeniti z uporabo dodatnih logičnih vrat in ga uporabiti na način, da bo izhod dal desetletje (deljeno z 10) izhod števca, kar je uporabno pri štetju standardnih decimalnih števil ali v aritmetičnih vezjih. Ta vrsta števcev se imenuje števci desetletja.
Števci desetletja zahtevajo ponastavitev na nič, ko izhod doseže decimalno vrednost 10.
Če štejemo 0-9 (10 korakov), bo binarno število -
Število številk | Binarna številka | Decimalna vrednost |
0 | 0000 | 0 |
1. | 0001 | 1. |
2. | 0010 | 2. |
3. | 0011 | 3. |
4. | 0100 | 4. |
5. | 0101 | 5. |
6. | 0110 | 6. |
7. | 0111 | 7. |
8. | 1000 | 8. |
9. | 1001 | 9. |
Torej, ko izhod doseže 1001 (BCD = 9), je treba števec ponastaviti. Za ponastavitev števca moramo to stanje vrniti na vhod za ponastavitev. Števec, ki šteje od 0000 (BCD = 0) do 1001 (BCD = 9), se imenuje BCD ali binarno kodiran decimalni števec.
Časovni diagram asinhronega števca desetletja in njegova tabela resnic
Na zgornji sliki je osnovni asinhroni števec, ki se uporablja kot konfiguracija števca desetletja z uporabo 4 JK natikačev in enega NAND vrata 74LS10D. Asinhroni števec šteje navzgor pri vsakem impulzu ure, začenši od 0000 (BCD = 0) do 1001 (BCD = 9). Vsak JK flip-flop izhod vsebuje binarno številko, binarni izhod pa se kot vhod za uro napaja v naslednjo naslednjo flip-flop. V končnem izhodu 1001, ki ima 9 v decimalni številki, izhodu D, ki je najpomembnejši bit, in izhodu A, ki je najmanj pomemben bit, sta oba v logiki 1. Ta dva izhoda sta povezana prek vhoda 74LS10D. Ko je sprejet naslednji taktni impulz, izhod 74LS10D povrne stanje iz Logic High ali 1 v Logic Low ali 0.
V takem primeru, ko 74LS10D spremeni izhod, se natikači 74LS73 JK ponastavijo, ko je izhod vrat NAND povezan prek vhoda 74LS73 CLEAR. Ko so se natikači ponastavili, je izhod od D do A postal 0000, izhod vrat NAND pa nazaj na Logic 1. S takšno konfiguracijo je zgornji tokokrog, prikazan na sliki, postal Modulo-10 ali števec desetletij.
Tabela resnice števca desetletja je prikazana v naslednji tabeli -
Ura pulz | Decimalna vrednost | Izhod - D | Izhod - C | Izhod - B | Izhod - A |
1. | 0 | 0 | 0 | 0 | 0 |
2. | 1. | 0 | 0 | 0 | 1. |
3. | 2. | 0 | 0 | 1. | 0 |
4. | 3. | 0 | 0 | 1. | 1. |
5. | 4. | 0 | 1. | 0 | 0 |
6. | 5. | 0 | 1. | 0 | 1. |
7. | 6. | 0 | 1. | 1. | 0 |
8. | 7. | 0 | 1. | 1. | 1. |
9. | 8. | 1. | 0 | 0 | 0 |
10. | 9. | 1. | 0 | 0 | 1. |
11. | 0 | 0 | 0 | 0 | 0 |
Spodnja slika prikazuje časovni diagram in stanje 4 izhodov signala ure. Ponastavitveni impulz je prikazan tudi na diagramu.
Ustvarjanje asinhronega števca, primera in uporabnosti
Cikel štetja za asinhroni števec lahko spremenimo z uporabo metode, ki se uporablja pri skrajšanju izhoda števca. Za druge cikle štetja lahko spremenimo vhodno povezavo preko vrat NAND ali dodamo drugo konfiguracijo logičnih vrat.
Kot smo že razpravljali, je največji modul mogoče uporabiti z n številom natikačev 2 n. Če želimo oblikovati okrnjeni asinhroni števec, moramo ugotoviti najnižjo moč dveh, ki je večja ali enaka našemu želenemu modulu.
Na primer, če želimo šteti od 0 do 56 ali mod - 57 in ponoviti od 0, je največje število natikačev n = 6, kar bo dalo največji modul 64. Če izberemo manjše število natikačev, modul ne bo zadostoval za štetje številk od 0 do 56. Če izberemo n = 5, bo največji MOD = 32, kar za štetje ne zadostuje.
Kaskadiramo lahko dva ali več 4-bitnih valovitih števcev in vsakega posameznika konfiguriramo kot " deljeno s 16" ali " deljeno z 8", da dobimo MOD-128 ali več določenih števcev.
V segmentu 74LS bi lahko 7493 IC konfigurirali na tak način, na primer, če 7493 konfiguriramo kot števec " deljeno s 16 " in kaskadiramo še 7493 nabore čipov kot števec " deljeno z 8 ", bomo dobili frekvenco " delimo s 128" delilnik.
Druge IC, kot je 74LS90, ponujajo programljiv števec valov ali delilnik, ki ga lahko nastavite kot deljenje z 2, deljenje s 3 ali deljenje s 5 ali druge kombinacije.
Po drugi strani pa je 74LS390 še ena prilagodljiva izbira, ki jo lahko uporabimo za velike delitve s številom od 2 do 50,100 in tudi druge kombinacije.
Frekvenčni delilniki
Ena najboljših načinov uporabe asinhronega števca je njegova uporaba kot frekvenčni delilnik. Visoko taktno frekvenco lahko zmanjšamo na uporabno, stabilno vrednost, ki je veliko nižja od dejanske visokofrekvenčne ure. To je zelo koristno v primeru digitalne elektronike, aplikacij, povezanih s časovnikom, digitalnih ur, generatorjev prekinitvenih virov.
Recimo, da uporabljamo klasični IC časovnik NE555, ki je monostabilen / nastavljiv multivibrator, deluje pri 260 kilohercih in je stabilnost +/- 2%. Z lahkoto lahko dodamo 18-bitni števec valov " Deljeno z 2" in dobimo stabilni izhod 1 Hz, ki ga lahko uporabimo za generiranje 1 sekunde zakasnitve ali 1 sekundo impulza, kar je uporabno za digitalne ure.
To je preprosto vezje za stabilno frekvenco ali merjenje časa iz nestabilnega vira z deljenjem frekvence z uporabo valovitega števca. Natančnejši kristalni oscilatorji lahko proizvajajo natančno visoke frekvence, ki niso generatorji signalov.
Prednosti in slabosti asinhronega števca
Asinhrone števce je mogoče enostavno zgraditi z natikači tipa D. Lahko jih izvedemo z vezjem števca " deli z n ", ki ponuja veliko večjo prilagodljivost pri aplikacijah, povezanih z večjim številom, in okrnjeni števec lahko povzroči poljubno število modulov.
Toda kljub tem funkcijam asinhroni števec ponuja nekatere omejitve in slabosti.
Med uporabo asinhronega števca je potrebna dodatna ponovna sinhronizacija izhodnih natikačev za ponovno sinhronizacijo natikačev. Tudi za število okrnjenih zaporedij, kadar ni enako, je potrebna dodatna logika povratnih informacij.
Pri štetju velikega števila bitov je zaradi verižnega sistema zakasnitev širjenja po zaporednih stopnjah postala prevelika, kar je zelo težko odpraviti. V takšnih razmerah so sinhroni števci hitrejši in zanesljivi. V asinhronem števcu so tudi napake pri štetju, kadar se na njem uporabljajo visoke frekvence ure.