- D Japonka:
- Potrebne komponente:
- D Diagram in obrazložitev flip-flopa:
- Praktični prikaz D flip-flopa:
Izraz digital v elektroniki predstavlja ustvarjanje, obdelavo ali shranjevanje podatkov v obliki dveh stanj. Obe državi lahko predstavimo kot VISOKO ali NIZKO, pozitivno ali nepozitivno, nastavljeno ali ponastavljeno, kar je na koncu binarno. Najvišje je 1 in nizko 0, zato je digitalna tehnologija izražena kot serija 0 in 1. Primer je 011010, v katerem vsak izraz predstavlja posamezno državo. Tako ta postopek zaklepanja v strojni opremi poteka z uporabo nekaterih komponent, kot so zapah ali flip-flop, multiplexer, demultiplexer, dajalniki, dekoderji itd., Ki jih skupaj imenujemo zaporedna logična vezja.
Torej, razpravljali bomo o natikačih, imenovanih tudi zapahi. Ključavnice lahko razumemo tudi kot bistabilni multivibrator kot dve stabilni stanju. Na splošno so lahko ta zapašna vezja aktivna-visoka ali aktivno-nizka in jih lahko sprožijo signali HIGH ali LOW.
Običajne vrste japonk so,
- RS flip-flop (RESET-SET)
- D Japonka (podatki)
- JK Japonka (Jack-Kilby)
- T Japonka (preklop)
Od zgoraj navedenih tipov so na voljo samo natikači JK in D v integrirani obliki IC, ki se pogosto uporabljajo tudi v večini aplikacij. Tu v tem članku bomo razpravljali o vrsti D Flip Flop.
D Japonka:
D Natikači se uporabljajo tudi kot del pomnilniških elementov in procesorjev podatkov. D flip-flop je mogoče izdelati z uporabo vrat NAND ali z vrati NOR. Zaradi svoje vsestranskosti so na voljo v obliki IC paketov. Glavne aplikacije D flip-flopa so uvajanje zamude v časovnem krogu, kot medpomnilnik, vzorčenje podatkov v določenih intervalih. D flip-flop je enostavnejši glede priključitve ožičenja v primerjavi z JK flip-flop. Tukaj uporabljamo vrata NAND za predstavitev D flip flopa.
Kadar je signal ure LOW, vhod nikoli ne bo vplival na izhodno stanje. Ura mora biti visoka, da se vhodi aktivirajo. Tako je D flip-flop nadzorovan dvostabilni zapah, kjer je urni signal krmilni signal. Tudi to se deli na natikače D s sproženim pozitivnim robom in D natikače z negativnim robom. Tako ima izhod dva stabilna stanja na podlagi vhodov, ki so bili obravnavani v nadaljevanju.
Tabela resnic D flip-Flopa:
Ura |
VHOD |
IZHOD |
|
D |
Vprašanje |
Q ' |
|
NIZKO |
x |
0 |
1. |
VISOKO |
0 |
0 |
1. |
VISOKO |
1. |
1. |
0 |
D (Podatki) je vhodno stanje za D flip-flop. Q in Q 'predstavljata izhodna stanja flip-flopa. V skladu s tabelo na podlagi vhodov izhod spremeni svoje stanje. Pomembno pa je upoštevati, da se vse to lahko zgodi samo ob prisotnosti urnega signala. To deluje natančno tako kot SR flip-flop samo za brezplačne vhode.
Predstavitev D flip-Flopa z uporabo logičnih vrat:
VHOD |
IZHOD |
|
Vhod 1 |
Vhod 2 |
Rezultat 3 |
0 |
0 |
1. |
0 |
1. |
1. |
1. |
0 |
1. |
1. |
1. |
0 |
Tako lahko primerjamo tabelo resnic vrat NAND in uporabimo vhodne podatke, kot je navedeno v tabeli resnic D flip-flop, izhod lahko analiziramo. Analiza zgornjega sklopa kot tristopenjske strukture ob upoštevanju prejšnjega stanja (Q ') kot 0
ko je D = 1 in URA = VISOKO
Izhod: Q = 1, Q '= 0. Delo je pravilno.
PRESET in POČISTI:
D-flip flop ima še dva vhoda, in sicer PRESET in CLEAR. Z VISOKIM signalom na CLEAR pin bo izhod Q ponastavljen na 0. Podobno bo signal HIGH na pin PRESET Q-izhod določil na 1. Tako že samo ime pojasnjuje opis zatičev.
Ura |
VHOD |
IZHOD |
|||
PRESET |
JASNO |
D |
Vprašanje |
Q ' |
|
X |
VISOKO |
NIZKO |
X |
1. |
0 |
X |
NIZKO |
VISOKO |
X |
0 |
1. |
X |
VISOKO |
VISOKO |
X |
1. |
1. |
VISOKO |
NIZKO |
NIZKO |
0 |
0 |
1. |
VISOKO |
NIZKO |
NIZKO |
1. |
1. |
0 |
IC paket:
Tu uporabljena IC je HEF4013BP (dvojna natikača tipa D). Gre za 14-polno embalažo, ki vsebuje 2 posamezna natikača D. Spodaj je diagram pinov in ustrezen opis zatičev.
PIN |
PIN Opis |
Vprašanje |
Resnični izhod |
Q ' |
Rezultat komplimenta |
CP |
Vnos ure |
CD |
CLEAR - Neposreden vnos |
D |
Vnos podatkov |
SD |
PRESET - Neposredni vnos |
V SS |
Tla |
V DD |
Napajalna napetost |
Potrebne komponente:
- IC HEF4013BP (dvojna D natikača) - 1 Št.
- LM7805 - 1Št.
- Taktilno stikalo - 4Št.
- 9V baterija - 1Št.
- LED (zelena - 1; rdeča - 1)
- Upori (1kὨ - 4; 220kὨ -2)
- Breadboard
- Priključne žice
D Diagram in obrazložitev flip-flopa:
Tu smo uporabili IC HEF4013BP za predstavitev vezja D flip Flop, ki ima v sebi dve natikači tipa D. Vir napajanja IC HEF4013BP V DD je od 0 do 18 V, podatki pa so na voljo v obrazcu. Spodnji posnetek prikazuje. Ker smo na izhodu uporabili LED, je bil vir omejen na 5V.
Za omejitev napetosti LED smo uporabili regulator LM7805.
Praktični prikaz D flip-flopa:
Gumbi D (Podatki), PR (Prednastavljeno), CL (Počisti) so vhodi za D flip-flop. Dve LED Q in Q 'predstavljata izhodni stanju flip-flopa. 9V baterija deluje kot vhod v napetostni regulator LM7805. Zato se regulirani 5V izhod uporablja kot napajalnik Vcc in pin na IC. Tako je za različne vhode pri D ustrezen izhod viden skozi LED Q in Q '.
V zatiči CLK, Cl, D in PR se običajno vleče navzdol v začetnem stanju, kot je prikazano spodaj. Zato bo privzeto stanje vnosa LOW na vseh zatičih. Tako je začetno stanje po tabeli resnic, kot je prikazano zgoraj. Q = 1, Q '= 0.
Spodaj smo opisali različna stanja flip-flopa tipa D z uporabo vezja D flip flop, izdelanega na plošči.
Država 1:
Ura - LOW; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Pri vhodih države 1 RDEČI LED sveti, kar kaže, da je Q 'VISOK, ZELENI LED pa Q, da je LOW. Kot je bilo omenjeno zgoraj, ko je možnost CLEAR nastavljena na HIGH, se Q ponastavi na 0 in je viden zgoraj.
Država 2:
Ura - LOW; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Za vhode stanja 2 GREEN led sveti, kar kaže, da je Q VISOK, RDEČI pa Q ', da je LOW. Kot smo že omenili, ko je PRESET nastavljen na HIGH, je Q nastavljen na 1 in je viden zgoraj.
Stanje 3: Ura - LOW; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Pri vhodih države 3 RDEČA in ZELENA led žarita, kar kaže, da sta Q in Q 'v začetku HIGH. Ko pritisnete PR in CL ob spuščanju gumbov, se stanje počisti.
Stanje 4: Ura - VISOKO; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Za vhode State 4 RDEČI LED sveti, kar kaže, da je Q 'VISOK, in ZELENI LED, da je Q LOW. To stanje je stabilno in ostane tam do naslednje ure in vnosa. Ker se sproži ura URA od LOW do HIGH, je treba pred pritiskom na tipko CLOCK pritisniti gumb D.
Stanje 5: Ura - VISOKO; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Za vhode State 5 ZELENA LED sveti, kar kaže, da je Q VISOK, RDEČI pa Q ', da je LOW. Tudi to stanje je stabilno in ostane tam do naslednje ure in vnosa. Ker se sproži ura URA od LOW do HIGH, je treba pred pritiskom na tipko CLOCK pritisniti gumb D.