- Polno vezje:
- Konstrukcija celotnega vezja:
- Cascading Adder Circuits
- Praktični prikaz celotnega vezja:
- Uporabljene komponente
V prejšnjih vajah o konstrukciji vezja s polovičnimi seštevalci smo videli, kako računalnik uporablja enobitna binarna števila 0 in 1 za seštevanje in ustvarja SUM in izvedbo. Danes bomo spoznali konstrukcijo vezja s polnim dodajanjem.
Tu je kratka ideja o binarnih seštevalnikih. V glavnem obstajata dve vrsti seštevalnika: pol seštevalnik in polni seštevalec. V polovičnem seštevalniku lahko dodamo 2-bitna binarna števila, vendar ne moremo dodati nosilnega bita v polovičnem seštevalniku skupaj z dvema binarnima številkama. Toda v vezju polnega seštevalnika lahko dodamo bit za prevzem skupaj z dvema binarnima številkama. Binarne številke več bitov lahko dodamo tudi s kaskadnim povezovanjem celotnih seštevalnih vezij, kar bomo videli kasneje v tej vadnici. IC 74LS283N uporabljamo tudi za praktično predstavitev vezja polnega seštevalnika.
Polno vezje:
Tako vemo, da ima vezje na pol seštevalnika veliko pomanjkljivost, ker nimamo možnosti, da bi dodali bit »Vstavi«. V primeru popolne zgradbe seštevalnika lahko dejansko vnesemo vhod v vezje in ga lahko dodamo z drugimi dvema vhodoma A in B. Torej imamo v primeru vezja s polnim seštevkom tri vhode A, B in Carry In in bo dobil končni izhod SUM in izvedbo. Torej, A + B + PRENESI = VSEBINA in IZVLEČI.
Glede na matematiko, če dodamo dve polovični številki, dobimo polno število, se tu dogaja isto stvar v celotni konstrukciji vezja seštevalnika. Dodamo dve vezji pol seštevalnika z dodatkom OR vrat in dobimo popolno vezje celotnega seštevalnika.
Konstrukcija celotnega vezja:
Poglejmo blokovni diagram,
Polno seštevalno vezjeKonstrukcija je prikazana v zgornjem blokovnem diagramu, kjer sta dve polovični seštevalni tokokrogi dodani skupaj z vrati OR. Prvo vezno vezje seštevalnika je na levi strani, podajamo dva enojna binarna vhoda A in B. Kot je razvidno iz prejšnje vadnice polovičnega seštevalnika, bo ustvaril dva izhoda, SUM in Carry out. SUM izhod prve polovice seštevalnika je nadalje na vhodu druge polovice seštevalnika. Zagotovili smo prenosni bit preko drugega vhoda vezja druge polovice. Spet bo zagotovil SUM out in Carry out bit. Ta izhod SUM je končni izhod celotnega vezja seštevalnika. Po drugi strani pa je vezje za izvedbo seštevalnika prve polovice in vezje za izvedbo drugega seštevalnika nadalje zagotovljeno v logična vrata ALI. Po logiki ALI dveh izhodov Carry dobimo končno izvedbo celotnega seštevalnega vezja.
Končna izvedba predstavlja najpomembnejši bit ali MSB.
Če vidimo dejansko vezje znotraj celotnega seštevalnika, bomo videli dva polovična seštevalnika, ki uporabljata vrata XOR in vrata IN z dodatnimi vrati OR.
Na zgornji sliki so namesto blokovnega diagrama prikazani dejanski simboli. V prejšnji vadnici za polovično seštevanje smo videli tabelo resnic dveh logičnih vrat, ki ima dve možnosti vnosa, XOR in AND vrata. Tu so dodana dodatna vrata v vezju ALI vrata.
Več o logičnih vratih lahko izveste tukaj.
Tabela resnic celotnega vezja:
Ker se vezje polnega seštevalca ukvarja s tremi vhodi, je tabela resnice posodobljena tudi s tremi vhodnimi stolpci in dvema izhodnima stolpcema.
Carry In |
Vhod A |
Vhod B |
SUM |
Izvedite |
0 |
0 |
0 |
0 |
0 |
0 |
1. |
0 |
1. |
0 |
0 |
0 |
1. |
1. |
0 |
0 |
1. |
1. |
0 |
1. |
1. |
0 |
0 |
1. |
0 |
1. |
1. |
0 |
0 |
1. |
1. |
0 |
1. |
0 |
1. |
1. |
1. |
1. |
1. |
1. |
Konstrukcijo celotnega seštevalnega vezja lahko izrazimo tudi v logičnem izrazu.
Za primer SUM najprej XOR vnesemo A in B, nato spet XOR izhod s Carry in. Torej, vsota je (A XOR B) XOR C.
Lahko jo izrazimo tudi z (A ⊕ B) ⊕ Carry in.
Zdaj je za izvedbo A in B ALI izvedba (A XOR B), ki jo nadalje predstavlja AB + (A ⊕ B).
Cascading Adder Circuits
Do sedaj smo opisali konstrukcijo enojnega seštevalnega vezja z logičnimi vrati. Kaj pa, če želimo dodati dve več kot eni bitni številki?
Tu je prednost polnega seštevalnega vezja. Lahko kaskadiramo enobitna vezja s polnim seštevalnikom in lahko dodamo dve večbitni binarni številki. Ta vrsta kaskadnega vezja s polnim seštevalnikom se imenuje Ripple Carry Adder vezje.
V primeru vezja Ripple Carry Adder je izvedba vsakega polnega seštevalnika izvedba naslednjega najpomembnejšega vezja seštevalnika. Ker se nosilec bitja valovi v naslednjo stopnjo, se imenuje Ripple Carry Adder vezje. Prenosni bit se valovi od leve proti desni (LSB do MSB).
V zgornjem blokovnem diagramu dodajamo dve tri bitni binarni številki. Vidimo, da so trije polni seštevalni sklopi kaskadno zbrani. Ta tri vezja s polnim seštevalnikom dajejo končni rezultat SUM, ki ga tvorijo trije izhodi vsote iz treh ločenih vezalnih vezij. Izvedba je neposredno povezana z naslednjim pomembnim seštevalnim vezjem. Po končnem vezju seštevalnika izvedba poda končni izvedbeni bit.
Ta vrsta vezja ima tudi omejitve. Ko bomo poskušali dodati večje število, bo prišlo do neželene zamude. Ta zamuda se imenuje zakasnitev širjenja. Med dodajanjem dveh 32-bitnih ali 64-bitnih številk, izvedbe bit, ki je končni izhodni MSB, počakajte na spremembe v prejšnjih logičnih vratih.
Da bi to rešili, je potrebna zelo visoka urna hitrost. Vendar pa je to težavo mogoče rešiti z uporabo binarnega vezja za gledanje naprej, kjer se vzporedni seštevalnik uporablja za vnos bitov iz vhodov A in B.
Praktični prikaz celotnega vezja:
Uporabili bomo logični čip s seštevalnikom in z njim dodali 4-bitne binarne številke. Uporabili bomo 4-bitno binarno vezje TTL s pomočjo IC 74LS283N.
Uporabljene komponente
- 4-polna potapljaška stikala 2 kos
- 4 kosov rdeče LED
- 1pc zelena LED
- 8 kosov 4.7k uporov
- 74LS283N
- 5 kosov 1k uporov
- Breadboard
- Priključne žice
- 5V adapter
Na zgornji sliki je prikazan 74LS283N. 74LS283N je 4-bitni čip TTL s polnim seštevalnikom s funkcijo pogleda naprej. Shema pin je prikazana v spodnji shemi.
Pin 16 in Pin 8 sta VCC oziroma ozemljitev, Pin 5, 3, 14 in 12 sta prva 4-bitna številka (P), kjer je Pin 5 MSB, pin 12 pa LSB. Po drugi strani pa so Pin 6, 2, 15, 11 druga 4-bitna številka, kjer je Pin 6 MSB, pin 11 pa LSB. Pin 4, 1, 13 in 10 so izhod SUM. Zatič 4 je MSB, zatič 10 pa LSB, kadar ni izvedbe.
4.7k upori se uporabljajo v vseh vhodnih zatičih, da zagotavljajo logiko 0, ko je DIP stikalo v stanju OFF Zaradi upora lahko z logike 1 (binarni bit 1) enostavno preklopimo na logiko 0 (binarni bit 0). Uporabljamo 5V napajalnik. Ko so DIP stikala vklopljena, se vhodni zatiči skrajšajo s 5V; uporabili smo rdeče LED za predstavitev bitov SUM in zeleno Led za izvedbo bitov.
Spodaj preverite tudi demonstracijski video, kjer smo prikazali dodajanje dveh 4-bitnih binarnih števil.