- Polkrožno vezje:
- Konstrukcija vezja s polovičnim seštevanjem:
- Logično vezje Half-Adder:
- Praktični prikaz vezja s pol adderja:
Računalnik uporablja binarni številki 0 in 1. Seštevalsko vezje uporablja ta binarna števila in izračuna seštevanje. Binarni seštevalnik vezje se lahko izvede z uporabo EX-ALI in IN vrat. Izhod za seštevanje vsebuje dva elementa, prvi je SUM in drugi izvedba.
Ko v osnovni matematiki uporabljamo postopek aritmetičnega seštevanja, na primer seštevanje dveh števil
Vsak stolpec dodamo od desne proti levi in če je dodatek večji ali enak 10, uporabimo prenos. V prvem seštevku je 6 + 4 10. Zapisali smo 0 in 1 prenesli v naslednji stolpec. Torej ima vsaka vrednost tehtano vrednost glede na položaj stolpca.
V primeru seštevanja binarnih števil je postopek enak. Namesto dveh denarskih številk se tu uporabljajo binarna števila. V binarni obliki dobimo samo dve številki bodisi 1 bodisi 0. Ti dve številki lahko predstavljata SUM ali CARRY ali oboje. Kot je v binarnem številskem sistemu, 1 je največja mestna, smo samo proizvodnjo ročne, ko je dodatek enak ali večji kot 1 + 1 in zaradi tega bo prenos bit minil naslednji stolpec za tega.
V glavnem obstajata dve vrsti seštevalnika: pol seštevalnik in polni seštevalec. V polovičnem seštevalniku lahko dodamo 2-bitna binarna števila, vendar ne moremo dodati nosilnega bita v polovičnem seštevalniku skupaj z dvema binarnima številkama. Toda v vezju polnega seštevalnika lahko dodamo bit za prevzem skupaj z dvema binarnima številkama. Z kaskadami celotnih seštevalnih vezij lahko dodamo tudi več bitnih binarnih števil. V tej vadnici se bomo osredotočili na vezje Half Adder, v naslednji vadnici pa bomo pokrivali vezje Full adder. Za praktično predstavitev vezja Half Adder uporabljamo tudi nekaj IC.
Polkrožno vezje:
Spodaj je diagram bloka Half-Adder, ki zahteva samo dva vhoda in dva izhoda.
Poglejmo možno binarno seštevanje dveh bitov,
1 st Bit ali številk | 2 nd Bit ali številk | Vsota celotnega < | Nositi |
0 | 0 | 0 | 0 |
1. | 0 | 1. | 0 |
0 | 1. | 1. | 0 |
1. | 1. | 0 | 1. |
Prva številka, ki jo lahko označimo kot A, druga številka pa kot B, se sešteje in vidimo rezultat seštevanja in prenosni bit. V prvih treh vrsticah 0 + 0, 0 + 1 ali 1+ 0 je dodatek 0 ali 1, vendar ni nobenega bita, toda v zadnji vrstici smo dodali 1 + 1 in ustvari nosilni bit 1 skupaj z rezultat 0.
Torej, če bomo videli delovanje seštevalnik vezje, moramo le dva vhoda in da bo pripravila dva izhoda, eden je dodatek rezultat, označena kot SUM in druga je CARRY OUT bit.
Konstrukcija vezja s polovičnim seštevanjem:
Zgoraj smo videli blokovni diagram vezja Half Adder z dvema vhodoma A, B in dvema izhodoma - Sum, Carry Out. To vezje lahko naredimo z dvema osnovnima vratoma
- 2-vhodna vrata Exclusive-OR ali vrata Ex-OR
- 2-vhodni IN vrata.
2-vhodna vrata Exclusive-OR ali Ex-OR
Vrata Ex-OR se uporabljajo za izdelavo bitov SUM in Vrata AND izdelajo nosilni bit istega vhoda A in B.
To je simbol dveh vhodov EX-OR gate. A in B sta dva binarna vhoda, SUMOUT pa končni izhod po dodajanju dveh števil.
Tabela resnic vrat EX-OR je -
Vhod A | Vhod B | POVZETEK |
0 | 0 | 0 |
0 | 1. | 1. |
1. | 0 | 1. |
1. | 1. | 0 |
V zgornji tabeli lahko vidimo skupno vsoto vrat EX-OR. Ko je kateri koli od bitov A in B enak 1, izhod vrat postane 1. V dveh drugih primerih, ko sta oba vhoda 0 ali 1, vrata Ex-OR dajo 0 izhodov. Več o vratih EX-OR preberite tukaj.
2-vhodna IN vrata:
Vrata X-OR zagotavljajo le vsoto in ne morejo zagotoviti nosilnega bita na 1 + 1, potrebujemo še ena vrata za Carry. AND gate se popolnoma prilega tej aplikaciji.
To je osnovno vezje dveh vhodnih IN vrat. Tako kot vrata EX-OR ima dva vhoda. Če v vhod vnesemo bit A in B, bo ustvaril izhod.
Rezultat je odvisen od tabele resnic AND gate -
Vhod A |
Vhod B |
Izvedite izhod |
0 |
0 |
0 |
0 |
1. |
0 |
1. |
0 |
0 |
1. |
1. |
1. |
V zgornjem je prikazana tabela resnic vrat IN, kjer bo ustvarila izhod samo, če sta oba vhoda enaka 1, sicer ne bo dala izhoda, če sta oba vhoda 0 ali je kateri koli vhod 1. Preberite več o AND gate tukaj.
Logično vezje Half-Adder:
Tako lahko logično vezje Half-Adder naredimo tako, da kombiniramo ta dva vrata in zagotovimo enak vhod v obeh vratih.
To je konstrukcija vezja Half-Adder, saj lahko vidimo, da sta dve vrati kombinirani in imata enaka vhoda A in B na obeh vratih in dobimo izhod SUM čez vrata EX-OR in bit za izvedbo čez vrata AND.
Logični izraz pol seštevalnika vezja is-
SUM = A XOR B (A + B) PRENESI = A IN B (AB)
Tabela resnic vezja Half-Adder je naslednja -
Vhod A |
Vhod B |
SUM (XOR ven) |
CARRY (IN out) |
0 |
0 |
0 |
0 |
1. |
0 |
1. |
0 |
0 |
1. |
1. |
0 |
1. |
1. |
0 |
1. |
Praktični prikaz vezja s pol adderja:
Vezje lahko naredimo resnično na plošči, da ga jasno razumemo. Za to smo uporabili dva pogosto uporabljena čipa XOR in AND iz serij 74 74LS86 in 74LS08.
Oba sta vmesnika IC. 74LS86 ima v čipu štiri vrata XOR, v notranjosti 74LS08 pa štiri vrata IN. Ti dve IC so široko dostopni in z uporabo teh dveh bomo izdelali vezje Half-Adder.
Spodaj je Pin-diagram za obe IC-ji:
Vezje za uporabo teh dveh IC kot polovičnega seštevalnika
Sestavili smo vezje v plošči in opazovali izhod.
V zgornjem vezalne sheme ene od XOR vrata iz 74LS86 se uporablja in tudi eden od IN vrat iz 74LS08 uporabimo . Pin 1 in 2 od 74LS86 je vhod vrat, pin 3 pa izhod vrat, na drugi strani pin 1 in 2 od 74LS08 pa vhod vrat AND in pin 3 je izhod vrat. Pin št 7 obeh IC GND in 14 th pin od obeh IC je povezan z VCC. V našem primeru je VCC je 5V. Za identifikacijo izhoda smo dodali dve LED. Ko je izhod 1, LED sveti.
V vezje smo dodali DIP stikalo za zagotovitev vhoda na vrata, za bit 1 zagotavljamo 5V kot vhod, za 0 pa GND skozi 4.7k upor. 4.7k upor se uporablja za zagotavljanje 0 vhodov, ko je stikalo v izklopljenem stanju.
Predstavitveni video je spodaj.
Vezje Half Adder se uporablja za operacije dodajanja bitov in logičnih izhodov v računalnikih. Prav tako ima veliko pomanjkljivost, da z vhodoma A in B ne moremo zagotoviti nosilnega bitov v vezju. Zaradi te omejitve je zgrajeno polno vezje seštevalnika.