- JK japonka:
- Potrebne komponente:
- JK flip-flop diagram vezja in razlaga:
- Praktični prikaz in delo JK flip-flopa:
Izraz digital v elektroniki predstavlja ustvarjanje, obdelavo ali shranjevanje podatkov v obliki dveh stanj. Obe državi lahko predstavimo kot VISOKO ali NIZKO, pozitivno ali nepozitivno, nastavljeno ali ponastavljeno, kar je na koncu binarno. Najvišje je 1 in nizko 0, zato je digitalna tehnologija izražena kot serija 0 in 1. Primer je 011010, v katerem vsak izraz predstavlja posamezno državo. Tako ta postopek zaklepanja v strojni opremi poteka z uporabo nekaterih komponent, kot so zapah ali flip-flop, multiplexer, demultiplexer, dajalniki, dekoderji itd., Ki jih skupaj imenujemo zaporedna logična vezja.
Torej, razpravljali bomo o natikačih, imenovanih tudi zapahi. Ključavnice lahko razumemo tudi kot bistabilni multivibrator kot dve stabilni stanju. Na splošno so lahko ta zapašna vezja aktivna-visoka ali aktivno-nizka in jih lahko sprožijo signali HIGH ali LOW.
Običajne vrste japonk so,
- RS flip-flop (RESET-SET)
- D Japonka (podatki)
- JK Japonka (Jack-Kilby)
- T Japonka (preklop)
Od zgoraj navedenih tipov so na voljo samo natikači JK in D v integrirani obliki IC, ki se pogosto uporabljajo tudi v večini aplikacij. Tu v tem članku bomo razpravljali o JK Flip Flop.
JK japonka:
Ime JK flip-flop je poimenovano po izumitelju Jacku Kilbyju iz texas instrumentov. Zaradi svoje vsestranskosti so na voljo v obliki IC paketov. Glavne aplikacije JK flip-flopa so Shift registri, skladiščni registri, števci in krmilna vezja. Kljub preprostemu ožičenju natikača tipa D ima JK flip-flop preklopno naravo. To je bila dodatna prednost. Zato se večinoma uporabljajo pri števcih in generiranju PWM itd. Tu uporabljamo NAND vrata za predstavitev JK flip flopa
Kadar je signal ure LOW, vhod nikoli ne bo vplival na izhodno stanje. Ura mora biti visoka, da se vhodi aktivirajo. Tako je JK flip-flop nadzorovan dvostabilni zapah, kjer je signal ure krmilni signal. Tako ima izhod dva stabilna stanja na podlagi vhodov, ki so bili obravnavani v nadaljevanju.
Tabela resnic JK Flip Flop:
Ura |
VHOD |
IZHOD |
|||
PONASTAVITI |
J |
K |
Vprašanje |
Q ' |
|
X |
NIZKO |
X |
X |
0 |
1. |
VISOKO |
VISOKO |
0 |
0 |
Ni sprememb |
|
VISOKO |
VISOKO |
0 |
1. |
0 |
1. |
VISOKO |
VISOKO |
1. |
0 |
1. |
0 |
VISOKO |
VISOKO |
1. |
1. |
Preklopi |
|
NIZKO |
VISOKO |
X |
X |
Ni sprememb |
|
VISOKO |
VISOKO |
X |
X |
Ni sprememb |
|
VISOKO |
VISOKO |
X |
X |
Ni sprememb |
J (Jack) in K (Kilby) sta vhodni stanju za JK flip-flop. Q in Q 'predstavljata izhodna stanja flip-flopa. Glede na tabelo na podlagi vhodov izhod spremeni svoje stanje. Pomembno pa je upoštevati, da se vse to lahko zgodi samo ob prisotnosti urnega signala. To deluje kot SR flip-flop za brezplačne vhode, prednost pa je, da ima to funkcijo preklapljanja.
Predstavitev JK Flip-Flopa z uporabo Logic Gates:
Tako lahko primerjamo tabelo resnic treh vhodnih in dveh vhodnih vrat NAND in uporabimo vhodne podatke, kot so podani v JK flip-flop tabeli resnic, in izhod lahko analiziramo. Analiza zgornjega sklopa kot dvostopenjske strukture ob upoštevanju prejšnjega stanja (Q ') kot 0
Ko je J = 1, K = 0 in URA = VISOKO
Izhod: Q = 1, Q '= 0. Delo je pravilno.
PONASTAVITI:
Zatič RESET mora biti aktiven HIGH. Vsi zatiči bodo postali neaktivni ob LOW na RESET pin. Zato se ta zatič vedno povleče navzgor in ga lahko povlečete le, kadar je to potrebno.
IC paket:
Vprašanje |
Resnični izhod |
Q ' |
Rezultat komplimenta |
URA |
Vnos ure |
J |
Vnos podatkov 1 |
K |
Vnos podatkov 2 |
PONASTAVITI |
Neposredno RESET (nizko aktivirano) |
GND |
Tla |
V CC |
Napajalna napetost |
Uporabljena IC je MC74HC73A (dvojna natikača JK z RESET). Gre za 14-polno embalažo, ki vsebuje 2 posamezna JK natikača. Zgoraj je pin-diagram in ustrezen opis zatičev.
Potrebne komponente:
- IC MC74HC73A (dvojna natikača JK) - 1 št.
- LM7805 - 1Št.
- Taktilno stikalo - 4Št.
- 9V baterija - 1Št.
- LED (zelena - 1; rdeča - 1)
- Upori (1kὨ - 4; 220kὨ -2)
- Breadboard
- Priključne žice
JK flip-flop diagram vezja in razlaga:
Vir napajanja IC DD je od 0 do + 7V, podatki pa so na voljo v obrazcu. Spodnji posnetek prikazuje. Na izhodu smo uporabili tudi LED, vir je bil omejen na 5V za nadzor napajalne in enosmerne izhodne napetosti.
Za omejitev napetosti LED smo uporabili regulator LM7805.
Praktični prikaz in delo JK flip-flopa:
Gumbi J (Data1), K (Data2), R (Reset), CLK (Clock) so vhodi za JK flip-flop. Dve LED Q in Q 'predstavljata izhodni stanju flip-flopa. 9V baterija deluje kot vhod v napetostni regulator LM7805. Zato se regulirani 5V izhod uporablja kot napajalnik Vcc in pin na IC. Tako je za različne vhode pri D ustrezen izhod viden skozi LED Q in Q '.
V zatiči J, K, CLK se običajno vleče dol in pin Rje potegne navzgor. Zato bo privzeto vhodno stanje LOW na vseh zatičih, razen R, ki je normalno stanje. Tako je začetno stanje po tabeli resnic, kot je prikazano zgoraj. Q = 1, Q '= 0. Uporabljene LED diode so trenutno omejene z uporom 220 Ohm.
Opomba: Ker je ura URA sprožena od VISOKEGA DO NIZKEGA, je treba pritisniti obe tipki za vnos in jo držati, dokler ne spustite tipke URA.
Spodaj smo opisali različna stanja JK Flip-Flop z uporabo sheme Breadboard z IC MC74HC73A. Spodaj je predstavljen tudi predstavitveni video:
Država 1:
Ura– VISOKO; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Pri vhodih države 1 RDEČI LED sveti, kar kaže, da je Q 'VISOK, ZELENI LED pa Q, da je LOW. Delo je mogoče preveriti s tabelo resnic.
Opomba: R je že vlečen, zato ga ni treba pritisniti na gumb 1.
Stanje 2: Ura - VISOKO; J - 1; K - 0; R - 1; Q - 1; Q '- 0
Za vhode stanja 2 GREEN led sveti, kar kaže, da je Q VISOK, RDEČ pa Q ', da je LOW. Enako lahko preverimo s tabelo resnic.
Stanje 3: Ura - VISOKO; J - 1; K - 1; R - 1; Q / Q '- preklapljanje med dvema stanjem
Za vhode stanja 3 RDEČA in ZELENA LED dioda sveti izmenično za vsak urni impulz (HIGH to LOW edge), kar kaže na preklopno delovanje. Izhod preklopi iz prejšnjega stanja v drugo stanje in ta postopek se nadaljuje za vsak urni impulz.
Za prvi urni impulz z J = K = 1
Za drugi taktni impulz z J = K = 1
Stanje 4: Ura - NIZKO; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Opomba: R je že potegnjen, zato moramo pritisniti gumb, da bo 0.
Izhod stanja 4 kaže, da spremembe vhoda v tem stanju ne vplivajo. Izhodna RDEČA dioda sveti, kar kaže, da je Q 'VISOK, ZELENA LED pa Q, da je LOW. To stanje je stabilno in ostane tam do naslednje ure, vhod pa se uporabi s RESET kot VISOKI impulz.
Stanje 5: Preostala stanja niso stanja sprememb, med katerimi bo izhod podoben prejšnjemu stanju izhoda. Spremembe ne vplivajo na izhodna stanja, lahko preverite z zgornjo tabelo resnic.
Celotno delovanje in vsa stanja so prikazani tudi v spodnjem videoposnetku.