Izraz digital v elektroniki predstavlja ustvarjanje, obdelavo ali shranjevanje podatkov v obliki dveh stanj. Obe državi lahko predstavimo kot VISOKO ali NIZKO, pozitivno ali nepozitivno, nastavljeno ali ponastavljeno, kar je na koncu binarno. Najvišje je 1 in nizko 0, zato je digitalna tehnologija izražena kot serija 0 in 1. Primer je 011010, v katerem vsak izraz predstavlja posamezno državo. Tako ta postopek zaklepanja v strojni opremi poteka z uporabo nekaterih komponent, kot so zapah ali flip-flop, multiplexer, demultiplexer, dajalniki, dekoderji itd., Ki jih skupaj imenujemo zaporedna logična vezja.
Torej, razpravljali bomo o natikačih, imenovanih tudi zapahi. Ključavnice lahko razumemo tudi kot bistabilni multivibrator kot dve stabilni stanju. Na splošno so lahko ta zapašna vezja aktivna-visoka ali aktivno-nizka in jih lahko sprožijo signali HIGH ali LOW.
Običajne vrste japonk so,
- RS flip-flop (RESET-SET)
- D Japonka (podatki)
- JK Japonka (Jack-Kilby)
- T Japonka (preklop)
Od zgoraj navedenih tipov so na voljo samo natikači JK in D v integrirani obliki IC, ki se pogosto uporabljajo tudi v večini aplikacij.
Tu v tem članku bomo razpravljali o SR Flip Flopu, druge Flip Flope pa bomo raziskali v kasnejših člankih.
Natikači SR:
Natikači SR so bili uporabljeni v običajnih aplikacijah, kot so MP3 predvajalniki, domači kino, prenosni zvočni priklopniki itd. Toda zdaj se zaradi raznolikosti namesto njih uporabljajo natikači JK in D. Zapah SR je mogoče izdelati z vrati NAND ali z vrati NOR. Pri obeh se bosta vhod in izhod dopolnjevala. Tukaj uporabljamo vrata NAND za predstavitev SR flip flopa.
Kadar je signal ure LOW, vhoda S in R nikoli ne vplivata na izhod. Ura mora biti visoka, da se vhodi aktivirajo. Tako je SR flip-flop nadzorovan dvostabilni zapah, kjer je urni signal krmilni signal. Spet se to razdeli na SR flip-flop, ki ga sproži pozitivni rob, in SR flip-flop, ki ga sproži negativni rob. Tako ima izhod dva stabilna stanja na podlagi vhodov, ki so bili obravnavani v nadaljevanju.
Tabela resnic flip-flopa SR:
|
Država CLK |
VHOD |
IZHOD |
||
|
Ura |
S ' |
R ' |
Vprašanje |
Q ' |
|
NIZKO |
x |
x |
0 |
1. |
|
VISOKO |
0 |
0 |
0 |
1. |
|
VISOKO |
1. |
0 |
1. |
0 |
|
VISOKO |
0 |
1. |
0 |
1. |
|
VISOKO |
1. |
1. |
1. |
0 |
Velikost pomnilnika SR flip flopa je en bit. S (Set) in R (Reset) sta vhodni stanju za SR flip-flop. Q in Q 'predstavljata izhodna stanja flip-flopa. Glede na tabelo na podlagi vhodov izhod spremeni svoje stanje. Pomembno pa je upoštevati, da se vse to lahko zgodi samo ob prisotnosti urnega signala.
Izdelujemo SR flip flop z uporabo vrat NAND, kot je spodaj,
Uporabljena IC je SN74HC00N (Štirikratna 2-vhodna pozitivna vrata NAND). Gre za 14-polno embalažo, ki vsebuje 4 posamezna vrata NAND. Spodaj je pin-diagram in ustrezen opis zatičev.
Potrebne komponente:
- IC SN74HC00 (Quad NAND Gate) - 1 št.
- LM7805 - 1Št.
- Taktilno stikalo - 3 št.
- 9V baterija - 1Št.
- LED (zelena - 1; rdeča - 2)
- Upori (1kὨ - 2; 220kὨ -2)
- Breadboard
- Priključne žice
Diagram in razlaga SR flip-flop:
Tu smo uporabili IC SN74HC00N za predstavitev SR flip flop vezja, ki ima v notranjosti štiri NAND vrata. Vir napajanja IC je omejen na NAJVEČJE 6V, podatki pa so na voljo v obrazcu. Spodnji posnetek prikazuje.
Zato smo uporabili regulator LM7805 za omejevanje napajalne in pin napetosti na največ 5V.
Delovanje SR flip flopa:
Gumba S (Set) in R (Reset) sta vhodni stanju za SR flip-flop. Dve LED Q in Q 'predstavljata izhodni stanju flip-flopa. 9V baterija deluje kot vhod v napetostni regulator LM7805. Zato se regulirani 5V izhod uporablja kot napajalnik Vcc in pin na IC. Tako je za različni vhod na S 'in R' ustrezen izhod viden skozi LED Q in Q '.
Tabela resnic in ustrezna stanja se razlikujejo glede na vrsto konstrukcije, ki je lahko bodisi z uporabo vrat NAND bodisi vrat NOR. Tukaj se izvaja z uporabo vrat NAND. Zatiča S 'in R' sta običajno potegnjena navzdol. Zato bo privzeto stanje vnosa S '= 0, R' = 0.
Spodaj smo opisali vsa štiri stanja SR Flip-Flop z uporabo SR flip flop vezja, izdelanega na plošči.
Stanje 1: Ura - VISOKO; S '- 0; R '- 0; Q - 0; Q '- 0
Pri vhodih države 1 RDEČA žarnica sveti, kar kaže, da je Q 'VISOK, ZELENA pa Q, da je LOW.
Stanje 2: Ura - VISOKO; S '- 1; R '- 0; Q - 1; Q '- 0
Za vhode stanja 2 GREEN led sveti, kar kaže, da je Q VISOK, RDEČ pa Q ', da je LOW.
Stanje 3: Ura - VISOKO; S '- 0; R '- 1; Q - 0; Q '- 1
Za vhode stanja 3 RDEČI LED sveti, kar kaže, da je Q 'VISOK, ZELENI pa Q, da je LOW.
Stanje 4: Ura - VISOKO; S '- 1; R '- 1; Q - 1; Q '- 1
Za vhode State 4 RDEČA in ZELENA led žarita, kar kaže, da sta Q & Q 'HIGH. Toda država praktično ni stabilna. Izhod postane Q = 1 & Q '= 0 zaradi nestabilnosti in odsotnosti neprekinjene ure.
