- Kaj je števec?
- Sinhroni števec
- Sinhronski števec gor
- Sinhronski števec navzdol
- Sinhroni časovni diagram števca
- 4-bitni sinhroni števec desetletja
- Informacije o sprožilnem impulzu
- Prednosti in slabosti sinhronega števca
- Uporaba sinhronega števca
Kaj je števec?
Števec je naprava, ki lahko šteje kateri koli določen dogodek na podlagi tega, kolikokrat je prišlo do določenega dogodka. V digitalnem logičnem sistemu ali računalnikih lahko ta števec šteje in shranjuje, kolikokrat se je zgodil kateri koli dogodek ali postopek, odvisno od signala ure. Najpogostejši tip števca je zaporedno digitalno logično vezje z enojnim vhodom in več izhodi. Izhodi predstavljajo binarna ali binarno kodirana decimalna števila. Vsak impulz ure ali poveča število ali zmanjša število.
Sinhroni števec
Sinhrono se na splošno nanaša na nekaj, kar je povezano z drugimi glede na čas. Sinhroni signali se pojavljajo z enako hitrostjo in vse ure sledijo isti referenčni uri.
V prejšnji vadnici Asinhroni števec smo videli, da je izhod tega števca neposredno povezan z vhodom naslednjega naslednjega števca in tvori verižni sistem, zaradi česar se v fazi štetja pojavlja zakasnitev širjenja sistema in ustvarja zamude pri štetju. Pri sinhronem števcu taktni vhod na vseh natikačih uporablja isti vir in hkrati ustvarja isti signal ure. Torej števec, ki istočasno uporablja isti signal iz istega vira, se imenuje Sinhroni števec.
Sinhronski števec gor
Na zgornji sliki je prikazana osnovna zasnova sinhronega števca, ki je sinhronski števec navzgor. 4-bitni sinhrono do števec začne štetje od 0 (0000 v binarni) in prirastek ali štetje navzgor do 15 (1111 v binarni) in nato začne novo štetje cikla dobili ponastavitev. Njegova delovna frekvenca je veliko večja od asinhronega števca istega obsega. Prav tako ni zakasnitve širjenja v sinhronem števcu samo zato, ker so vsi natikači ali stopnje števca v vzporednem izvoru ure in ura sproži vse števce hkrati.
Zunanja ura je na voljo vzporedno hkrati vsem JK natikačem. Če vidimo vezje, je prvi flip-flop, FFA, ki je najmanj pomemben bit v tem 4-bitnem sinhronem števcu, povezan z zunanjim vhodom Logic 1 prek J in K nožice. Zaradi te povezave HIGH logika prek signala Logic 1 spremeni stanje prvega flip-flopa na vsakem urnem impulzu.
Naslednja stopnja, drugi flip-flop FFB, vhodni zatič J in K je povezan preko izhoda prvega flip-flopa. Za primer FFC in FFD dva ločena vrata AND zagotavljata potrebno logiko. Vrata AND ustvarjajo logiko z uporabo vhodnih in izhodnih napak v prejšnji fazi.
Ustvarimo lahko isto zaporedje štetja, ki se uporablja v asinhronem števcu, tako da vsaka natikača spremeni svoje stanje, odvisno od tega, ali so vsi predhodni izhodni natikači v logiki VISOKI ali ne. Toda v tem scenariju ne bo nobenega učinka valovanja samo zato, ker so vsi japonke na isti takt.
Sinhronski števec navzdol
Nekoliko spremembe v razdelku AND in z uporabo obrnjenega izhoda iz JK flip-flopa lahko ustvarimo Synchronous Down Counter. 4-bitni števec sinhronega navzdol začne šteti od 15 (1111 v binarni obliki) in se zmanjšuje ali odšteva navzdol na 0 ali 0000, nato pa bo s ponastavitvijo začel nov cikel štetja. V sinhronem navzdol števcu, vhod AND Gate se spremeni. Prvi vhod FFA flip-flop je enak kot v prejšnjem števcu Synchronous up. Namesto da neposredno napajamo izhod prvega flip-flopa na naslednjo naslednjo flip-flop, uporabljamo obrnjen izhodni zatič, ki se uporablja za vhod J in K preko naslednjega Flip-flopa FFB in se uporablja tudi kot vhodni pin čez AND vrata. Tako kot prejšnje vezje tudi dva vhoda AND zagotavljata potrebno logiko za naslednja dva natikača FFC in FFD.
Sinhroni časovni diagram števca
Na zgornji sliki je prikazan vnos ure čez natikače in časovni diagram izhoda. Na vsakem impulzu ure sinhroni števec šteje zaporedno. Število izhodov na štirih izhodnih zatičih je postopno od 0 do 15, v binarnih 0000 do 1111 za 4-bitni sinhroni up števec. Po 15 ali 1111 se števec ponastavi na 0 ali 0000 in ponovno šteje z novim ciklom štetja.
Pri sinhronem števcu navzdol, kjer je obrnjen izhod povezan preko vrat AND, se zgodi ravno nasproten korak štetja. Števec začne šteti od 15 ali 1111 do 0 ali 0000, nato pa ga znova zaženite, da začnete nov cikel štetja in znova začnite od 15 ali 0000.
4-bitni sinhroni števec desetletja
Tako kot asinhroni števec, števec desetletja ali števec BCD, ki lahko šteje 0 do, lahko naredimo s kaskadnimi natikači. Tako kot asinhroni števec bo imel tudi funkcijo "deli z n" s številko modula ali MOD. Povečati moramo število MOD sinhronega števca (lahko v konfiguraciji gor ali dol).
Tu je 4-bitni sinhrono desetletje števec vezje je shown-
Zgornje vezje je narejeno z uporabo sinhronega binarnega števca, ki ustvari zaporedje štetja od 0 do 9. Izvedene so dodatne logike za želeno zaporedje stanja in za pretvorbo tega binarnega števca v števec desetletij (osnovno število 10, decimalno). Ko izhod doseže število 9 ali 1001, se števec ponastavi na 0000 in ponovno šteje do 1001.
V zgornjem vezju bodo vrata AND zaznala zaporedje štetja, ki doseže 9 ali 1001, in spremenila stanje tretjega flip-flopa z leve, FFC pa bo spremenila svoje stanje pri naslednjem impulzu ure. Nato se števec ponastavi na 000 in ponovno začne šteti, dokler ne doseže 1001.
MOD-12 lahko naredimo iz zgornjega vezja, če spremenimo položaj vrat AND in bo upošteval 12 stanj od 0 (0000 v binarnem) do 11 (1011 v binarnem) in nato ponastavil na 0.
Informacije o sprožilnem impulzu
Na voljo sta dve vrsti natikačev, ki jih sproži rob, pozitivni rob ali negativni rob.
Natikači Pozitivni rob ali Rising Edge štejejo en korak, ko vhod ure spremeni svoje stanje iz Logic 0 v Logic 1, drugače Logic Low na Logic High.
Po drugi strani pa negativne natikače Edge ali padajoči rob štejejo en korak, ko vhod ure spremeni svoje stanje iz Logic 1 v Logic 0, drugače Logic High v Logic Low.
Valovi števci za spreminjanje stanja uporabljajo padajoče robove ali negativne robove. Za tem je razlog. To bo olajšalo možnosti kaskadnega števca, saj lahko najpomembnejši del enega števca poganja vhod ure za naslednji števec.
Ponudba sinhronega števca se izvede in izvede vtič za aplikacijo, povezano s števcem. Zaradi tega znotraj vezja ni zakasnitve širjenja.
Prednosti in slabosti sinhronega števca
Zdaj poznamo sinhroni števec in kakšna je razlika med asinhronim števcem in sinhronim števcem. Sinhroni števec odpravlja veliko omejitev, ki prispejo v asinhroni števec.
V prednosti sinhronega števca je naslednji-
- Lažje je oblikovati kot Asinhroni števec.
- Deluje hkrati.
- Z njim ni povezana zakasnitev širjenja.
- Zaporedje štetja nadzorujemo z logičnimi vrati, verjetnost napak je manjša.
- Hitrejše delovanje kot asinhroni števec.
Čeprav obstaja veliko prednosti, je ena glavnih pomanjkljivosti dela s sinhronim števcem ta, da za izvajanje potrebuje veliko dodatne logike.
Uporaba sinhronega števca
Nekaj aplikacij, pri katerih se uporabljajo sinhroni števci -
- Nadzor strojnega gibanja
- Števec vrtljajev motorja
- Dajalniki rotacijskih gredi
- Digitalni generatorji ur ali impulzov.
- Sistemi za digitalno uro in alarme.