555 Timer IC je ena najpogosteje uporabljenih IC med študenti in hobiji. Obstaja veliko aplikacij tega IC, ki se večinoma uporabljajo kot vibratorji, kot so ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR in BISTABLE MULTIVIBRATOR. Tu lahko najdete nekaj vezij, ki temeljijo na 5555 IC. Ta vadnica zajema različne vidike 555 Timer IC in podrobno razlaga njeno delovanje. Najprej najprej razumemo, kaj so nestabilni, monostabilni in bistabilni vibratorji.
NAMESTLJIVI MULTIVIBRATOR
To pomeni, da na izhodu ne bo stabilne ravni. Torej bo izhod nihal med visokim in nizkim. Ta znak nestabilnega izhoda se uporablja kot izhod ure ali kvadratnega vala za številne aplikacije.
MONOSTABILNI MULTIVIBRATOR
To pomeni, da bo eno stabilno in eno nestabilno stanje. Stabilno stanje lahko uporabnik izbere visoko ali nizko. Če je izbran stabilen izhod visok, potem skuša časovnik vedno dati visoko na izhodu. Torej, ko je podana prekinitev, se časovnik za kratek čas zniža in ker je nizko stanje nestabilno, se po tem času preklopi na visoko. Če je stabilno stanje izbrano nizko, s prekinitvijo izhod za kratek čas postane visok, preden pride v nizko.
BISTABILNI MULTIVIBRATOR
To pomeni, da sta obe izhodni stanji stabilni. Z vsako prekinitvijo se izhod spremeni in ostane tam. Na primer, proizvodnja se zdaj šteje za visoko, s prekinitvijo pa je nizka in ostane nizka. Z naslednjo prekinitvijo gre visoko.
Pomembne značilnosti 555 Timer IC
NE555 IC je 8-pinska naprava. Pomembne električne značilnosti časovnika so, da ne sme delovati nad 15V, kar pomeni, da napetost vira ne sme biti višja od 15v. Drugič, iz čipa ne moremo črpati več kot 100 mA. Če jih ne upoštevate, bi bila IC zgorela in poškodovana.
Delovna razlaga
Časovnik je v osnovi sestavljen iz dveh primarnih gradnikov, in sicer:
1. Primerjalniki (dva) ali dva op-amp
2. En SR flip-flop (nastavite resetiranje flip-flop)
Kot je prikazano na zgornji sliki, sta v časovniku le dve pomembni komponenti, in sicer primerjalna in flip-flop. Razumejmo, kaj so primerjalniki in natikači.
Primerjalniki: primerjalnik je preprosto naprava, ki primerja napetosti na vhodnih terminalih (invertirni (- VE) in neinvertirni (+ VE) terminali). Torej, odvisno od razlike pozitivnega in negativnega terminala na vhodnih vratih, se določi izhodna vrednost primerjalnika.
Na primer, upoštevajte pozitivno vhodno napetost priključka + 5V in negativno napetost vhoda sponke + 3V. Razlika je 5-3 = + 2v. Ker je razlika pozitivna, dobimo pozitivno najvišjo napetost na izhodu primerjalnika.
Za drug primer, če je pozitivna napetost sponke + 3V in negativna napetost vhodnega priključka + 5V. Razlika je + 3- + 5 = -2V, saj je razlika vhodne napetosti negativna. Izhod primerjalnika bo negativna najvišja napetost.
Če na primer pozitivni vhodni priključek obravnavamo kot INPUT, negativni vhodni terminal pa kot REFERENCE, kot je prikazano na zgornji sliki. Torej je razlika napetosti med INPUT in REFERNCE pozitivna, iz primerjalnika dobimo pozitiven izhod. Če je razlika negativna, bomo na izhodu primerjalnika dobili negativno ali ozemljeno.
Flip-Flop: flip-flop je pomnilniška celica, lahko shrani en bit podatkov. Na sliki lahko vidimo tabelo resnic flip-flopa SR.
Obstajajo štiri stanja flip-flopa za dva vhoda; vendar moramo v tem primeru razumeti le dve stanji flip-flopa.
| S | R | Vprašanje | Q '(Q bar) |
| 0 | 1. | 0 | 1. |
| 1. | 0 | 1. | 0 |
Kot je prikazano v tabeli, za nastavitve in ponastavitve vhodov dobimo ustrezne izhode. Če je na nastavljenem zatiču impulz in pri ponastavitvi nizek nivo, flip-flop shrani vrednost eno in postavi visoko logiko na Q terminalu. To stanje se nadaljuje, dokler ponastavitveni zatič ne dobi impulza, medtem ko ima nastavljeni zatič nizko logiko. S tem ponastavite flip-flop, tako da izhod Q pade nizko in to stanje se nadaljuje, dokler flip-flop znova ne nastavite.
Na ta način flip-flop shrani en bit podatkov. Tu je še ena stvar Q in vrstica Q sta vedno nasprotni.
V časovniku se združita primerjalnik in flip-flop.
Upoštevajte, da je 9V dobavljen v časovnik zaradi napetostnega delilnika, ki ga tvori uporno omrežje znotraj časovnika, kot je prikazano na blokovnem diagramu; na primerjalnih zatičih bo napetost. Torej bomo zaradi omrežja delilnika napetosti imeli na negativnem koncu primerjalnega omrežja + 6V. In + 3V na pozitivnem priključku druge primerjalne enote.
Še ena stvar je primerjalnik, en izhod je priključen na ponastavitveni zatič flip-flopa, tako da gre primerjalni en izhod visoko od nizkega, potem se flip-flop ponastavi. Po drugi strani pa je drugi primerjalni izhod povezan z nastavljenim zatičem flip-flopa, tako da, če gre drugi primerjalni izhod visoko od nizkega, flip-flop nastavi in shrani ONE.
Zdaj, če natančno opazujemo, pri napetosti, manjši od + 3V na sprožilnem zatiču (negativni vhod drugega primerjalnika), se izhod primerjalnika zniža od visoke, kot smo že omenili. Ta impulz nastavi flip-flop in shrani vrednost.
Zdaj, če na pragovnem zatiču (pozitivni vhod primerjalnika ena) uporabimo napetost, večjo od + 6V, gre izhod primerjalnika iz nizke v visoko. Ta impulz ponastavi flip-flop in flip-flip shrani nič.
Še ena stvar se zgodi med ponastavitvijo flip-flopa, ko ponastavi razbremenilni zatič, ko se Q1 vklopi na tla. Tranzistor Q1 se vklopi, ker je Qbar pri ponastavitvi visok in je povezan z bazo Q1.
V nestabilni konfiguraciji se kondenzator, ki je tukaj priključen, v tem času izprazni, zato bo v tem času izhod časovnika nizek. shranite enega in izhod bo visok.
V nestabilni konfiguraciji, kot je prikazano na sliki, Frekvenca izhodnega signala je odvisna od uporov RA, RB in kondenzatorja C. Enačba je podana kot, Frekvenca (F) = 1 / (Časovno obdobje) = 1,44 / ((RA + RB * 2) * C).
Tu so RA, RB vrednosti upora in C vrednost kapacitivnosti. Z vstavitvijo vrednosti upora in kapacitivnosti v zgornjo enačbo dobimo frekvenco izhodnega kvadratnega vala.
Logični čas na visoki ravni je podan kot TH = 0,693 * (RA + RB) * C
Logični čas nizke ravni je podan kot TL = 0,693 * RB * C
Delovno razmerje izhodnega kvadratnega vala je podano kot, Delovni cikel = (RA + RB) / (RA + 2 * RB).
555 Časovni diagram in opisi
Kot je prikazano na sliki, obstaja osem nožic za 555 Timer IC, in sicer, 1. Tla.
2. Sprožilec.
3. Izhod.
4. Ponastavite.
5. Nadzor
6. Prag.
7. Izpust
8. Moč ali Vcc
Zatič 1. Ground: Ta zatič nima posebne funkcije. Kot običajno je povezan z zemljo. Da lahko časovnik deluje, mora biti ta zatič priključen na maso.
Zatič 8. Napajanje ali VCC: Tudi ta zatič nima posebne funkcije. Priključen je na pozitivno napetost. Da časovnik deluje, mora biti ta zatič priključen na pozitivno napetost v območju od + 3,6 do + 15 v.
Pin 4. Ponastavitev: Kot smo že omenili, je v čipu časovnika flip-flop. Izhod flip-flopa neposredno nadzoruje izhod čipa na pin3.
Ponastavitveni zatič je neposredno povezan z MR (Master Reset) natikača. Pri opazovanju lahko opazimo majhen krog pri MR flip-flopa. Ta mehurček predstavlja zatič MR (Master Reset) je aktiven LOW sprožilec. To pomeni, da mora flip-flop za ponastavitev napetosti zatiča MR preiti iz VISOKEGA v NIZKO. S to logiko koraka navzdol se flip-flop skoraj ne spusti na NIZKO. Torej je izhod NIZK, ne glede na zatiče.
Ta zatič je povezan z VCC, da se flip-flop ustavi pred ponastavitvijo.
Zatič 3. IZHOD: Tudi ta zatič nima posebne funkcije. Ta zatič je izvlečen iz konfiguracije PUSH-PULL, ki jo tvorijo tranzistorji.
Konfiguracija push-pull je prikazana na sliki. Osnove dveh tranzistorjev so povezane z izhodom flip-flop. Torej, ko se na izhodu flip-flopa pojavi visoka logika, se NPN tranzistor vklopi in + V1 se prikaže na izhodu. Ko se na izhodu flip-flopa pojavi logika LOW, se PNP tranzistor vklopi in na izhodu se prikaže izhod, potegnjen navzdol ali –V1.
Torej, kako se uporablja push-pull konfiguracija za pridobivanje kvadratnega vala na izhodu z nadzorno logiko iz flip-flopa. Glavni namen te konfiguracije je spraviti tovor s flip-flopa nazaj. No, flip-flop očitno ne more oddati 100 mA na izhodu.
No, do zdaj smo razpravljali o nožicah, ki v nobenem stanju ne spreminjajo stanja izhoda. Preostali štirje zatiči so posebni, ker določajo izhodno stanje časovnega čipa, o vsakem bomo razpravljali zdaj.
Zatič 5. Kontrolni zatič: krmilni zatič je povezan z negativnim vhodnim zatičem primerjalnega.
Za primer upoštevajte, da je napetost med VCC in GROUND 9v. Zaradi napetostnega delilnika v čipu, kot je prikazano na sliki 3 na strani 8, bo napetost na krmilnem zatiču VCC * 2/3 (za VCC = 9, napetost pina = 9 * 2/3 = 6V).
Funkcija tega zatiča omogoča uporabniku neposreden nadzor nad prvim primerjalnikom. Kot je prikazano na zgornji sliki, se izhod primerjalnika ena napaja na ponastavitev flip-flopa. Na ta zatič lahko damo drugačno napetost, recimo, če jo priključimo na + 8v. Zdaj se zgodi, da mora napetost pin THRESHOLD doseči + 8V, da ponastavi flip-flop in povleče izhod navzdol.
V običajnem primeru se izhodni izhod zmanjša, ko se kondenzator napolni do 2 / 3VCC (+ 6V za napajanje 9V). Zdaj, ko smo postavili drugačno napetost na krmilnem zatiču (primerjalnik negativni ali primerjalnik ponastavi).
Kondenzator se mora polniti, dokler njegova napetost ne doseže napetosti krmilnega zatiča. Zaradi tega polnjenja kondenzatorja sile se spremeni čas vklopa in izklopa signala. Torej izhod doživlja drugačen vklop odtrganega obroka.
Običajno se ta zatič potegne navzdol s kondenzatorjem. Da bi se izognili neželenim motnjam hrupa pri delu.
Zatič 2. TRIGGER: Sprožilni zatič se vleče iz negativnega vhoda primerjalnika dva. Izhod primerjalnika dva je povezan z zatičem SET flip-flopa. Z visoko izhodnim primerjalnikom dobimo visoko napetost na izhodu časovnika. Tako lahko rečemo, da sprožilni pin nadzoruje izhod časovnika.
Tukaj je treba opaziti, da nizka napetost na sprožilnem zatiču izhodno napetost sili visoko, saj je pri obračanju vhoda drugega primerjalnika. Napetost na sprožilnem zatiču mora biti pod VCC * 1/3 (pri VCC 9v, kot se domneva, VCC * (1/3) = 9 * (1/3) = 3V). Torej mora biti napetost na sprožitvenem zatiču nižja od 3V (za napajanje 9v), da bo izhod časovnika visok.
Če je ta zatič priključen na maso, bo izhod vedno visok.
Zatič 6. PRAG: Prag napetosti zatiča določa, kdaj ponastaviti flip-flop v časovniku. Zatič praga je izvlečen iz pozitivnega vhoda primerjalnika1.
Tu napetostna razlika med THRESOLD pin in CONTROL pin določa izhod primerjalnika 2 in s tem logiko ponastavitve. Če je napetostna razlika pozitivna, se flip-flop ponastavi in izhod se zmanjša. Če je razlika v negativnem, logika na zatiču SET določa izhod.
Če je krmilni zatič odprt. Potem bo napetost, enaka ali večja od VCC * (2/3) (tj. 6 V za napajanje 9 V), ponastavila flip-flop. Torej je proizvodnja nizka.
Tako lahko sklepamo, da napetost pin THRESHOLD določa, kdaj naj bo izhod nizek, ko je krmilni pin odprt.
Zatič 7. PRAZNITEV: Ta zatič je izvlečen iz odprtega kolektorja tranzistorja. Ker je bil tranzistor (na katerem je bil vzet izpustni zatič, Q1) osnovo povezan s Qbar. Vsakič, ko se izpust spusti ali se natikač ponastavi, se izpustni zatič potegne na tla. Ker bo Qbar visok, ko je Q nizek, se tranzistor Q1 vklopi, saj ima osnova tranzistorja moč.
Ta zatič običajno izprazni kondenzator v konfiguraciji ASTABLE, zato je ime DISCHARGE.